Skip to content

ucb-ee290c/BearlyML-Demo-Programs

Repository files navigation

FPGA PMOD pinouts

Debugger Port (JTAG & UART)

Schematic Name Constraint Name Signal
JD1 jd_0 TDO
JD2 jd_1 TRST
JD3 jd_2 TCK
JD4 jd_3 UART1_TX (RX on debugger)
JD7 jd_4 TDI
JD8 jd_5 TMS
JD9 jd_6 RESET
JD10 jd_7 UART1_RX (TX on debugger)

Button LED

Schematic Name Constraint Name Signal
LED0_R led0_r GPIO_PC0
LED0_G led0_g GPIO_PC1
LED0_B led0_b GPIO_PC2
LED4 led_0 GPIO_PC3
LED1_R led1_r GPIO_PC4
LED1_G led1_g GPIO_PC5
LED1_B led1_b GPIO_PC6
LED5 led_1 GPIO_PC7
LED2_R led2_r GPIO_PC8
LED2_G led2_g GPIO_PC9
LED2_B led2_b GPIO_PC10
LED6 led_2 GPIO_PC11
LED3_R led3_r GPIO_PC12
LED3_G led3_g GPIO_PC13
LED3_B led3_b GPIO_PC14
LED7 led_3 GPIO_PC15
SW0 sw_0 GPIO_PC16
SW1 sw_1 GPIO_PC17
SW2 sw_2 GPIO_PC18
SW3 sw_3 GPIO_PC19
BTN0 btn_0 GPIO_PC20
BTN1 btn_1 GPIO_PC21
BTN2 btn_2 GPIO_PC22
BTN3 btn_3 GPIO_PC23